在一个8位的存储单元中，能够存储的最大无符号整数是（ ）。 逻辑函数的表示方法中具有唯一性的是（ ）。CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）。A:错 B:对 答案: 错A:（FF）16 B:（256）10 在一个8位的存储单元中，能够存储的最大无符号整数是（ ）。 逻辑函数的表示方法中具有唯一性的是（ ）。CMOS数字集成电路与TTL数字集成电路相比突出的优点是（ ）。A:错 B:对 答案: 错A:（FF）16 B:（256）10 2022-02-01 18
与十进制数（53.5）10等值的数或代码为（ ）。 逻辑变量的取值１和０可以表示（ ）。三极管作为开关使用时，要提高开关速度，可（ ）。A:对 B:错 答案: 错A: (0101 0011.0101)8421BCD B: ( 与十进制数（53.5）10等值的数或代码为（ ）。 逻辑变量的取值１和０可以表示（ ）。三极管作为开关使用时，要提高开关速度，可（ ）。A:对 B:错 答案: 错A: (0101 0011.0101)8421BCD B: ( 2022-01-31 16
与八进制数(47.3)8等值的数为（ ）。在同一逻辑函数式中，下标号相同的最小项和最大项是（ ）关系。 对于TTL与非门，其闲置输入端的处理，可以（ ）。A:后级加缓冲电路 B:修改逻辑设计 C:在输出端接入滤波电容 D 与八进制数(47.3)8等值的数为（ ）。在同一逻辑函数式中，下标号相同的最小项和最大项是（ ）关系。 对于TTL与非门，其闲置输入端的处理，可以（ ）。A:后级加缓冲电路 B:修改逻辑设计 C:在输出端接入滤波电容 D 2022-01-31 8
有符号二进制数-89的补码为（ ）。 利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（ ）个变量。CMOS逻辑电路是以( )为基础的集成电路。A:编码器 B:计数器 C:译码器 D:数值比较器 答案: 计数器A: 0 有符号二进制数-89的补码为（ ）。 利用卡诺图化简逻辑函数时,8个相邻的最小项可消去（ ）个变量。CMOS逻辑电路是以( )为基础的集成电路。A:编码器 B:计数器 C:译码器 D:数值比较器 答案: 计数器A: 0 2022-01-30 11
已知逻辑函数A+B=A+C，AB=AC，则B=CTTL与非门输入端接+5V时，逻辑上属于输入“1”。A:Y=AB+ACA:对 B:错 答案: 对A:对 B:错 答案: 对B:Y=A+BC C:Y=A+B+c D:Y=ABC 答案: Y=A 已知逻辑函数A+B=A+C，AB=AC，则B=CTTL与非门输入端接+5V时，逻辑上属于输入“1”。A:Y=AB+ACA:对 B:错 答案: 对A:对 B:错 答案: 对B:Y=A+BC C:Y=A+B+c D:Y=ABC 答案: Y=A 2021-12-29 8
“同或”逻辑功能是两个输入变量AB相同时，输出为1；AB不同时，输出为0。CMOS 电路比 TTL 电路功耗大。A: B: C: D: 答案:A:对 B:错 答案: 对A:对 B:错 答案: 错设计一个裁判表决电路。裁判组由三人组成，分别 “同或”逻辑功能是两个输入变量AB相同时，输出为1；AB不同时，输出为0。CMOS 电路比 TTL 电路功耗大。A: B: C: D: 答案:A:对 B:错 答案: 对A:对 B:错 答案: 错设计一个裁判表决电路。裁判组由三人组成，分别 2021-12-29 8
与逻辑是至少一个条件具备事件就发生的逻辑。对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。A:“异或”关系 B:“或非”关系 C:“与非”关系 D:“同或”关系 答案: “异或”关系A: 与逻辑是至少一个条件具备事件就发生的逻辑。对于TTL与非门，只要有一个输入为低电平，输出即为高电平，所以对与非门多余输入端的处理不能接低电平。A:“异或”关系 B:“或非”关系 C:“与非”关系 D:“同或”关系 答案: “异或”关系A: 2021-12-29 18
8421BCD码是二–十进制码。CMOS “OD门” 的输出端可连接在一起实现“线与”。A:(a),(e),(d),(c),(b) B:(c),(b),(a),(e),(d) C:(b),(c),(a),(e),(d) D:(c),(b) 8421BCD码是二–十进制码。CMOS “OD门” 的输出端可连接在一起实现“线与”。A:(a),(e),(d),(c),(b) B:(c),(b),(a),(e),(d) C:(b),(c),(a),(e),(d) D:(c),(b) 2021-12-29 8
常用的BCD码有（ ）。 求一个逻辑函数F的对偶式，可将F中的( )。或非门的多余输入端不能接高电平。A:F1 =∑m(1,2,3,7)，F2=∑m（3,5,6,7），全减器 B:F1 =∑m(1,2,4,7)，F2=∑m（1 常用的BCD码有（ ）。 求一个逻辑函数F的对偶式，可将F中的( )。或非门的多余输入端不能接高电平。A:F1 =∑m(1,2,3,7)，F2=∑m（3,5,6,7），全减器 B:F1 =∑m(1,2,4,7)，F2=∑m（1 2021-12-27 13
