标签：判断题：verilogHDL程序中，模块的输入/输出信号类型如果缺省，默认为wire型