A:  

急撂抚险稳脯荆污少来赖蘑拟

荡两撮坊钦沏奢完筏虏贸还相

A:  

答案:点击这里查看答案


点击这里,查看数字电路与逻辑设计 2024智慧树答案完整版


点击这里,搜索更多网课答案


如需获取更多网课答案,可在浏览器访问我们的网站:http://www.mengmianren.com/

A:  第1张

A:  第2张

注:请切换至英文输入法输入域名,如果没有成功进入网站,请输入完整域名:http://www.mengmianren.com/



工作信号是模拟信号的电路称为数字电路。

A:对
B:错
答案: 错

将二进制数转换成十进制数。(1100100)二进制=(       )十进制

A:100

B:98

C:196
D:94
答案: 100

将十六进制数转换成二进制数。(CD)十六进制=(11001101)二进制

A:10111110
B:10111101
C:11001101
D:11001110
答案: 11001101

二进制数减法运算,0110-0101= 0001。

A:错
B:对
答案: 对

逻辑代数有三个重要的运算规则,不是三规则的是(        )

A:对等规则
B:代入规则
C:反演规则
D:对偶规则
答案: 对等规则

A:  第3张

A:  第4张

=1

A:错
B:对
答案: 对

已知真值表如右表所示,输入变量AB,输出变量F;写出与真值表对应的逻辑函数表达式(         )

A B F
0 0 1
0 1 1
1 0 1
1 1 0

A:A:  第3张

A:  第6张

 

 

B:A:  第3张

A:  第8张

C:A:  第3张

A:  第3张

A:  第11张

D:A:  第3张

A:  第3张

A:  第14张

答案: A:  第3张

A:  第3张

A:  第11张

;
A:  第3张

A:  第3张

A:  第14张

化简,  A:  第3张

A:  第22张

  =(       )。

A:1
B:B
C:BA

D:C
答案: B

化简A:  第3张

A:  第24张

  =(       )。

A:A:  第3张

A:  第26张

B:A:  第3张

A:  第28张

 

 

C:A:  第3张

A:  第30张

D:A:  第3张

A:  第3张

A:  第33张

答案: A:  第3张

A:  第3张

A:  第33张

组合逻辑电路的输出不仅仅与此刻电路的输入状态有关,还与电路过去的状态相关,电路中具有反馈环节,电路具有记忆存储功能。

A:对
B:错
答案: 错

组合逻辑电路的设计步骤一般为(         )

A:根据逻辑表达式画出逻辑电路图
B:根据真值表写逻辑表达式,并化成最简式
C:将实际逻辑问题抽象成真值表
D:选定门电路的类型和型号,按照门电路类型和型号变换逻辑表达式
答案: 根据逻辑表达式画出逻辑电路图;
根据真值表写逻辑表达式,并化成最简式;
将实际逻辑问题抽象成真值表;
选定门电路的类型和型号,按照门电路类型和型号变换逻辑表达式

优先编码器可同时输入多个信号,但是只对优先级别最高的输入信号进行编码并输出

A:错
B:对
答案: 对

普通编码器要求任何时刻只能有一个输入信号。现有4个输入信号X3,X2,X1,X0,需要2位二进制数A1,A0进行编码。功能表如右表所示,写出普通编码器输出变量逻辑表达式(          )。

X3 X2 X1 X0 A1 A0
0 0 0 1 0 0
0 0 1 0 0 1
0 1 0 0 1 0
1 0 0 0 1 1

A:A0=X3+X1
B:A1=A0
C:A1=X3+X2
D:A1=X3

答案: A0=X3+X1;
A1=X3+X2

输入是3位数的二进制译码器输出8种状态。

A:对
B:错
答案: 对

译码器的应用主要有地址分配数据分配以及实现组合逻辑函数;右图所示译码器电路,其实现的函数是(      )。A:  第3张

A:  第38张

A:A:  第3张

A:  第3张

A:  第41张

B:A:  第3张

A:  第43张

 

 

C:A:  第3张

A:  第45张

D:A:  第3张

A:  第47张

答案: A:  第3张

A:  第3张

A:  第41张

对于4选1数据选择器,数据选择线为A1A0二条线,输入数据线为D0D1D2D3四条数据线;输出Y的表达式如下:      A:  第3张

A:  第52张

当A1A0=01,D0D1D2D3=0101时,Y=1

A:错
B:对
答案: 对

74LS151是8选1数据选择器,按右图连接电路,输出Y可以实现函数是(     )。A:  第3张

A:  第54张

A:A:  第3张

A:  第56张

 

 

 

B:A:  第3张

A:  第58张

C:A:  第3张

A:  第3张

A:  第61张

D:A:  第3张

A:  第63张

答案: A:  第3张

A:  第3张

A:  第61张

串行进位加法器运算速度比先行进位加法器慢。

A:错
B:对
答案: 对

竞争冒险现象是由于逻辑门电路传输延迟时间引起的。

A:错
B:对
答案: 对



阑孺迪瞄赏沟诲郝嗅肯康乱梳

斜棚赂慷渡藩范尸馆喊肛棚嚎