卫喘屁蔚拆幻裴酮挂芜贤斥痪
对应课程:点击查看
起止时间:2020-12-21到2021-01-19
更新状态:已完结
第一讲 认识数字电路 第一讲单元测验
1、 用带宽100MHZ的示波器，将垂直偏转因素置于100Mv/div,测量输出为1V峰峰的100MHZ稳幅正玄信号源的波形，其荧光屏上的垂直高度应显示为（ ）V;如果信号源的波形输出幅度为0.1V有效值，则示波器屏幕垂直高度显示（ ）div。（注：示波器与信号源均为匹配状态）某带宽为100MHz的示波器，垂直通道灵敏度为100mv/div，当测量1V峰峰值的100MHz标准正弦波时，示波器上的垂直高度应显示为？
A:1.4V
B:1V
C:0.7V
D:0.5V
答案: 0.7V
2、 示波器使用时，如果被观察信号为含有直流分量的正弦波，应当选择什么耦合方式？
A:直流
B:交流
C:接地
D:直流耦合或者交流耦合都可以
答案: 直流
3、 TTL系列数字集成电路的供电电源可选择
A:+5V
B:+-5V
C:+12V
D:+-12V
答案: +5V
4、 波形的上升时间定义为
A:从0到稳态值的70.7%所需的时间
B:从稳态值的10%上升到稳态值90%所需的时间
C:从0到稳态值所需的时间
D:从0到稳态值的70.7%所需的时间
E:从0上升到稳态值90%所需的时间
答案: 从稳态值的10%上升到稳态值90%所需的时间
5、 双通道示波器在同时观察两路信号时，下列说法正确的是：
A:双通道示波器观察的是电位差，两个探头的接地端都必须可靠连接。
B:由于两个探头的接地端都和示波器内部的参考电位相连，故无需再和测量信号的参考电位连接。
C:由于两个探头的接地端都和示波器内部的参考电位相连，故只需将其中一个探头的参考端与被测信号的参考电位相连接即可。
D:示波器的两个测量通道是彼此独立的，因此可以测量任意两路电压信号。
答案: 由于两个探头的接地端都和示波器内部的参考电位相连，故只需将其中一个探头的参考端与被测信号的参考电位相连接即可。
6、 集成电路型号“SN74LS00N”与“DM74LS00N”的区别在于
A:生产厂家不同
B: 功能不同
C: 封装形式不同
D:TTL与CMOS的区别
答案: 生产厂家不同
7、 若“非”门由74LS00与非门改接而成，则多余输入端接法错误的是
A:与输入端并联
B:接电源
C:接地
D:悬空
答案: 接地
第二讲 EDA设计入门 第二讲单元测验
1、 用Quartus软件进行设计时，新建项目的后缀名是
A:.vwf
B:.bdf
C:.qpf
D:.vhd
答案: .qpf
2、 用Quartus软件进行设计时，波形分析文件的后缀名是
A:.sch
B:.qpf
C:.bdf
D:.vwf
答案: .vwf
3、 用Quartus软件进行设计时，新建原理图文件的后缀名是
A:.vhd
B:.qpf
C:.bdf
D:.sch
答案: .bdf
4、 用Quartus软件进行设计时，新建VHDL文件的后缀名是
A:.vhd
B:.qpf
C:.bdf
D:.vwf
答案: .vhd
5、 关于 VHDL标识符的表述正确的是
A:vhd
B: 1qpf
C:b-df
D: v_wf
答案: v_wf
第三讲 组合逻辑电路——全加器 第三讲单元测验
1、 测试全加器电路功能时，输入端信号应使用实验箱上的
A:数据开关
B:逻辑开关
C:发光二极管
D:三态逻辑指示
答案: 数据开关
2、 当电路调试出现故障时，常使用（ ）逐级查找故障点
A:三态逻辑指示
B:逻辑开关
C:数据开关
D:1Hz 基准频率
答案: 三态逻辑指示
3、 用Quartus软件进行设计时，可下载到FPGA器件的后缀名是
A:.sof
B:.qpf
C:.bdf
D:.vwf
答案: .sof
4、 已知下述语句在完整的程序中，语法上正确的是
A:LIBRARY ieee；
B:USE ieee.std-logic-1164.ALL;
C:USE ieee.std_logic_1164.ALL，
D:result<=0& a+b+c;
答案: LIBRARY ieee；
5、 用Quartus软件进行设计时，用原理图文件设计下述描述正确的是
A:原理图文件名可与原理图内器件名相同
B:一位二进制的端口用BUS连接
C:端口名字不可以与器件是根据名字相同
D:原理图修改保存后必须重新编译
答案: 原理图修改保存后必须重新编译
6、 对于DE10-Lite开发板上FPGA芯片的描述正确的是
A:对于该芯片在Quartus (Quartus Prime 17.1) Lite Edition软件平台上可以实现时序仿真
B:芯片的型号为10M50DAF484CIG
C:芯片的型号为10M08DAF484CIG
D:Unused pins最好选择As input tri_stated
答案: Unused pins最好选择As input tri_stated
7、 对于完整的一位全加器VHDL程序，描述正确的是
A:如果port内的管脚定义为STD_LOGIC，则库和程序包可以省略
如需购买完整答案，请点击下方红字：
获取更多中国大学慕课答案，请点击这里，进入mooc.mengmianren.com
绰扣鸿结节微线婆咳擅烹上烷